摩爾定律的瓶頸,未來會靠「AI 設計晶片」突破
TO 精選觀點2021-08-26
【為什麼我們要挑選這篇文章】晶片尺寸逐漸逼近物理極限,市場皆在討論,摩爾定律是否走到極限。然而隨著 AI 晶片設計技術的發展,摩爾定律會交由 AI 來延續。但未來晶片設計工程師會失業嗎?還是工程師會與 AI 協作,推動晶片設計邁進人工智慧時代?(責任編輯:郭家宏)
AI 設計的晶片,性能十年內將提高 1,000 倍。
作為 Synopsys 執行長、晶片設計自動化的先驅之一,Aart de Geus 在 Hot Chips 在線晶片大會上表示,現在人工智慧設計的晶片,性能可能會在未來十年內提高 1,000 倍。
自 80 年代以來,自動化一直都是晶片設計的一部分。但現在,每兩年晶片性能翻一倍的「摩爾定律」似乎已經達到了瓶頸。要突破這個瓶頸,最好的辦法或許就是你我都熟知的:人工智慧。
一篇刊登在 Nature 上的文章指出,經過訓練的機器學習系統,在晶片設計上的表現超過人類。
不少晶片架構師都擔心自己的飯碗未來會被 AI 搶走。不過 De Geus 卻認為,晶片架構師不僅不會下崗,還會轉移到產業鏈的上遊,比現在負責更多任務。
Synopsys 從去年開始就使用 AI 來設計客戶的晶片,與人工設計的晶片相比有了相當大的改進。目前,三星也正在使用 Synopsys 的工具 DSO.ai 來設計 Exynos 晶片。而它的競爭對手 Cadence Design Systems 也在今年推出了自己的人工智慧晶片設計專案。
用 AI 設計晶片,有望打破摩爾定律的瓶頸
De Geus 在 1986 年創立了 Synopsys,一家電子設計自動化(EDA)軟體公司。憑借多年尖端半導體設計經驗,Synopsys 利用這個寶貴的資產制作了第一代 AI 晶片軟體 DSO.ai。
要超越摩爾定律,就要利用 AI 來解決複雜性、功耗和擴展要求,最終實現 1,000 倍性能的目標。
「機器學習出現在我們使用的每一種工具中,這個設計空間優化(DSO)的新工具的不同之處在於,它不適用於單個設計步驟,而是適用於整個設計流程。」
這就是 Synopsys 採用的自主晶片設計方法,從綜合方法進行晶片設計,而不僅僅是晶片布局。
晶片設計的一個早期步驟是 floor planning,其確定了晶片的尺寸、標準單元的排列形式、IO 單元及宏單元的位置、電源地網絡的分布等。
由於宏單元潛在配置數量巨大(約為 10^2500),規劃就會變得非常複雜,而且隨著邏輯電路設計的發展,還需要進行多次疊代。如果每次疊代都由人類工程師手動生成,就要耗時數天或數週。
但如果用 AI 設計晶片,它就能夠利用強化學習,優化晶片的功率、性能和面積大小。還能解決針對特定應用程式以及系統的所有維度的快速定制晶片:硬體(物理)、軟體(功能)、可製造性和架構(形式)。
隨著 AI 接管更多任務,以往負責設計少量電晶體的工程師,現在可能負責設計更大晶片中的 10 億個電晶體。
這樣就能夠在更短的時間內設計出更快的晶片,改變晶片的架構,將晶片性能提高 10 倍、100 倍甚至是 1,000 倍。
Google、NVIDIA 正在用 AI 設計晶片
與使用最先進設計工具的世界一流設計團隊相比,DSO.ai 能夠將功耗降低 25%,性能是當下最好的 AI 晶片設計工具的 5 倍。
而在未來的 AI 晶片設計時代,晶片能夠根據各個垂直行業進行設計。
面對特定專案的差異化需求,DSO.ai 可以用來優化輸入參數以及晶片設計工作流程的選擇。
工程師可以使用 DSO.ai 進行更多設計流程中的參數輸入,例如微調庫單元以提供最佳頻率或最低功率,採用現有平面圖並盡量縮小晶片尺寸,確定多高的工作電壓會實現功耗與性能的最佳權衡等。
全球「缺晶片」,雖然說不少產業都受到影響,但人們也深刻認識到了晶片的重要性。晶片雖小,但卻是一個重要的基礎設施。
除了 Synopsys,Google、NVIDIA 也開始嘗試使用人工智慧技術設計晶片。Google 的 TPU(張量處理單元)晶片即將發布新版本,優化了人工智慧計算。目前 NVIDIA 也專注於使用 AI 技術生產更好的 GPU 和雲端運算 TPU 平台,以增強自身競爭力。
晶片設計的工程師不會失業。而人工及 AI 相結合的設計思路將會推動晶片設計邁進人工智慧時代。
附圖:人類設計的晶片平面圖(a)與機器學習系統生成的平面圖(b)
摩爾定律逐漸扁平,晶片設計重任落到了 AI 肩上。
在晶片設計的新時代,自動化大不相同。
晶片定制會更普遍
資料來源:https://buzzorange.com/techorange/2021/08/26/ai-sustain-moore-law/
「電晶體 極限」的推薦目錄:
- 關於電晶體 極限 在 台灣物聯網實驗室 IOT Labs Facebook 的最佳解答
- 關於電晶體 極限 在 EE Times Taiwan Facebook 的最佳貼文
- 關於電晶體 極限 在 PanSci 科學新聞網 Facebook 的最佳解答
- 關於電晶體 極限 在 [新聞] 終結莫爾定律可能不是物理學,而是經濟學- 看板Tech_Job 的評價
- 關於電晶體 極限 在 研究方向- NCU-EE E-Ray Lab 的評價
- 關於電晶體 極限 在 電晶體的物理極限在哪裡?鰭式電晶體為何可以跨越已知的微縮 ... 的評價
- 關於電晶體 極限 在 應用材料公司技術突破加速用於大數據與AI的晶片效能【特派 ... 的評價
電晶體 極限 在 EE Times Taiwan Facebook 的最佳貼文
伴隨著電晶體大小不斷逼近原子的物理體積極限,電晶體設計、互連微縮、圖形化和設計-技術協同最佳化(DTCO)成為橫亙在邏輯微縮道路上的三座大山…
https://www.eettaiwan.com/20210826nt61-overcome-logic-chip-transistor-scaling-problem/
電晶體 極限 在 PanSci 科學新聞網 Facebook 的最佳解答
#好科活動 今年初,車用晶片大缺貨讓台積電成為全球焦點,不僅突顯臺灣在半導體元件製造上的優勢外,也說明半導體元件已成為科技時代最重要的戰略物資。
今晚 7:00,國立臺灣大學物理系張顏暉教授將帶我們一同探索半導體元件與半導體晶片發展的一些關鍵過程,並分析國際半導體產業的現況及未來發展。
有興趣的科夥伴們千萬不要錯過啦!
延伸閱讀:
改變在一「矽」之間——半導體的誕生│《電腦簡史》數位時代(十六)
https://pansci.asia/archives/317557
半導體廠奈米級的奇「積」!科學家挑戰突破電晶體大小的極限
https://pansci.asia/archives/315856
電晶體 極限 在 研究方向- NCU-EE E-Ray Lab 的推薦與評價
而這之中最重要的便是電晶體的發明使得電訊號首次能夠被人類安排與使用來實現各式 ... 電晶體已經微縮至20奈米(一奈米等於十個負九次方米)以下逐漸地面臨到物理極限, ... ... <看更多>
電晶體 極限 在 電晶體的物理極限在哪裡?鰭式電晶體為何可以跨越已知的微縮 ... 的推薦與評價
電晶體 在微縮的過程中越做越小,終有一天會縮小到超過量子 極限 ,造成無法作為電子橋梁使用,本集就讓半導體專家林嘉洤教授,和金融行銷專家馬瑞辰教授 ... ... <看更多>
電晶體 極限 在 [新聞] 終結莫爾定律可能不是物理學,而是經濟學- 看板Tech_Job 的推薦與評價
終結莫爾定律的可能不是物理學,而是經濟學
https://www.techbang.com/posts/94673-is-moores-law-really-over-manufacturing-top-of-the-line-chips
業界一直在傳,晶片製造業的摩爾定律已經快要觸及物理極限和經濟極限。雖然晶片製造
商還能繼續壓縮晶片上的電晶體尺寸,但製造最先進晶片的成本一直在增加,每個電晶體
的生產成本已經停止下降,現在正在開始上升。
在晶片技術發展的早期階段,英特爾聯合創始人戈登·摩爾(Gordon Moore)曾在1965年作
出假設,積體電路上的元件數量將每年翻一倍,後來被修正為大約每兩年晶片上的電晶體
數量會增加一倍。這就是現在眾所周知的摩爾定律。
幾十年來,晶片行業一直在進步,製造出一度難以想像的設備,然後按著摩爾定律穩步推
進。
蘋果公司高階筆電所搭載的M1 Max晶片擁有570億個電晶體。縮小晶片尺寸方面的技術一
直在穩步發展,如今數萬個電晶體可以放置在一個比頭髮絲還細的地方。電晶體體積更小
,也讓晶片處理速度更快、價格更低廉,使計算能力和生產力得到指數級提升。
現在,使用者口袋里的智慧手機處理性能比50多年前幫助人類登上月球的大型計算機還要
好,而且成本只是後者的零頭。
多年來,很多人都曾預言摩爾定律將終結,但晶片製造商不斷突破技術極限,找到儲存更
多計算能力的新方法。最新的極紫外(EUV)曝光技術使用波長更短的光在晶圓上蝕刻超細
圖案。荷蘭公司ASML是唯一一家為晶片製造商生產EUV設備的公司。每台設備的成本約為
1.5億美元。但在全球晶片製造商爭相增加產能之際,公司積壓了大量設備訂單。
終結莫爾定律的可能不是物理學,而是經濟學
隨著電晶體尺寸接近原子水準,晶片製造似乎不可避免地將達到某些物理極限。如今,電
晶體之間的距離以幾十奈米為單位,而一奈米大約只有5個矽原子的寬度。
然而,在物理學定律最終終結摩爾定律之前,經濟學定律可能也會終結摩爾定律。製造最
先進晶片的成本一直在增加,隨著技術的每一次換代而變得越來越昂貴。
「摩爾定律從技術上講或許還能繼續,但從經濟角度講,這是行不通的,」半導體業分析
師道格拉斯·奧勞克林(Douglas O’laughlin)表示。
製造每一代晶片都需要更多的流程。這意味著,由於生產過程中涉及數千個複雜步驟,出
現錯誤的風險在不斷增加,產量會隨之降低。幾十年後,每個電晶體的生產成本已經停止
下降,現在正在開始上升。
同時,建造一座最先進晶片製造工廠的成本可能遠遠超過100億美元。除了資金最充裕的
公司,這一成本對所有公司來說都是難以承受的。目前全世界只有三家公司在嘗試。
台積電預計,今年的資本支出將達到400億至440億美元。三星電子則計畫投資170億美元
在美國德克薩斯州泰勒市建造一座晶片製造工廠。英特爾將在俄亥俄州建造兩家晶片工廠
,初步投資為200億美元。
難道非莫爾定律不可?
也許摩爾定律不再是思考晶片行業進步的正確方式,解決問題的方法畢竟不止一種。
例如,設計者可以製造出更適合各種具體任務的晶片。蘋果為iPhone、iPad以及Mac電腦
自行設計處理器,從而取代英特爾的通用處理器,從而有效證明了這一點的可行性。定製
化晶片可以比標準晶片更好利用設備的計算能力,對於蘋果這種能控制設備軟體的公司更
是如此。
晶片製造商也可以採用一種「小晶片」的方法,通過把CPU的部分功能剝離開來,並將這
些小晶片與記憶體以及其他以更便宜方式製造的高性能組件打包整合,從而提高系統的整
體性能。
市場研究公司SemiAnalysis首席分析師迪倫·帕特爾(Dylan Patel)表示:「在晶片製程
領域,現在有一個’金髮女孩效應’(意為不追求極端,恰到好處),不同的製程節點實
際上更適合不同的應用。」
「縮小整個晶片的體積,或者把所有東西都放在更先進的製程節點上,實際上成本更高,
而且並不一定意味著有更好的性能和功耗。」
此外科學家發現,使用像氮化鎵這樣的新材料來取代矽,可以以更低成本繼續在單個晶片
上封裝更多電晶體。另一個可能的材料是碳奈米管,這種用石墨烯製成的管狀結構直徑只
有幾奈米。
人們習慣於透過「定律」來描述某一現象的不可改變,但摩爾作出的預測更像是一個預言
。多年來,晶片行業參與者一直在盡其所能努力實現這個預言。幾十年前看起來像魔術、
現在已經司空見慣的設備,在20年後並不見得仍是生活中的必需品。
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 219.68.89.51 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1647610593.A.3BC.html
... <看更多>